Förderung von Forschungsvorhaben auf dem Gebiet - Lücken schließen bei Designinstrumenten für souveräne Chipentwicklung mit Open-Source.
Eine zentrale Schlüsseltechnologie für Fortschritt und Innovation ist die Mikroelektronik. Das Bundesministerium für Bildung und Forschung (BMBF) startete im September 2022 die Designinitiative Mikroelektronik. Ziel der Initiative ist es, ein nachhaltiges , modernes, niederschwellig zugängliches EDA (electronic design automation)-Ökosystem aufzubauen. Dieses Ökosystem soll kleine und mittlere Unternehmen (KMU) unterstützen. So soll auch die Qualifizierung von Nachwuchskräften im Chipdesign erleichtert werden. Die Designinitiative fördert innovative Vorhaben zur Erforschung und Entwicklung neuer Entwurfswerkzeuge und -methoden. Die bisherigen Projektergebnisse sind zum größten Teil quelloffen, so können diese ergänzt und weiterentwickelt werden. Sie stehen dauerhaft ohne rechtliche oder finanzielle Hürden zur Verfügung.
Gegenstand der Förderung sind Forschungs- und Entwicklungsaufwendungen für vorwettbewerbliche wirtschafts oder wissenschaftsgetriebene Projekte. Arbeiten, die bestehende quelloffene Designinstrumente und -umgebungen für die Mikroelektronik sinnvoll, relevant und wirkungsvoll erweitern, ergänzen und verbessern. Der jeweilige Stand der Technik muss deutlich übertroffen werden.
Die Vorhaben müssen sich einem der folgenden Schwerpunktthemen I bis III zuordnen lassen. Schwerpunkt IV kann optional hinzukommen.
I. Vervollständigung und Ausbau quelloffener Designwerkzeuge und Entwurfsumgebungen
Dazu zählen:
a. Kritische Werkzeuge und Komponenten für das Analog- und Hochfrequenz Design zum Beispiel Parasitic Extraction - PEX, IR Drop Analyse, Monte-Carlo - und Corner-Simulationen, verbesserte und erweiterte Simulationsumgebungen, -methoden und -modelle, Layout Versus Schematic (LVS), Schematic-driven Layout, Forward/Backward-Annotation etc;
b. Process Development Kits (PDK), Assembly Design Kits (ADK), Chiplet Design Kits (CDK) sowie Bauteil- und IP-Bibliotheken (z.B. Erstellung und Erweiterung von PDK, ADK oder CDK, parametrisierte Schaltungs- und Layout-Elemente und dazugehörige Simulationsmodelle, Standardzellen, IP-Blöcke, Makros, Generatoren etc.).
c. Offene Datenformate und Schnittstellen. Als Beispiel nennt die Richtlinie werkzeug- und umgebungsagnostische Datei- und Datenbankformate zum effizienten und flexiblen Transfer von Schaltungs-, Layout-, Simulations- oder Bibliothekskomponenten, Schnittstellen zur Verbesserung der Interoperabilität von Designwerkzeugen untereinander und nach außen (Bsp. allgemeine Programmiersprachen und -umgebungen).
d. Kritische Ergänzungen zur Verbesserung der digitalen Entwurfsketten zum Beispiel Timing- und Leistungsanalysen, Berücksichtigung von Prozessschwankungen, Zuverlässigkeit, Genauigkeit und Umfang von Simulation und Verifikation, Effizienz- und Laufzeitverbesserungen von Simulations- oder Syntesewerkzeugen.
II. Quelloffene Datenformate und Werkzeuge zur Erstellung und Optimierung von PDK- und Bauteilbibliotheken.
Es zählen zum Beispiel quelloffene Dateiformate für PDK, Bauteile und IP, Werkzeuge und Methoden zur Charakterisierung und Modellierung von Halbleitersutraten zur effizienten Erstellung und Optimierung von (parametrisierten) Schaltungselementen und Simulationsmodellen, Generatoren, Compiler und automatische Optimierungstools für Standardzellen, Speicherzellen, IP-Blöcke usw..
III. Verification and Testing
Insbesondere
a. Werkzeuge und Methoden für die formale und funktionale Evaluation und Verifikation von Hardware- und Systembeschreibung (einschließlich HDL, Schaltung, Layout, System, Leiterplatte usw.).
b. Methoden, Prozesse und Frameworks für Ausbau und Härtung automatisierter Verifikationen und Tests (zum Beispiel durch Übertragung moderner Methoden aus dem Software-Engineering).
c. Offene Schnittstellen, Austausch- und Dateiformate, Werkzeuge und Systeme für die physikalische Verifikation und Überprüfung von Chipdesign, das heißt Infrastruktur für design for testing (DFT), automatic test equipment (ATE), automatic test pattern generations (ATPG) usw.
IV. Begleitende Aus- und Weiterbildungsprogramme
Die Richtlinie benennt dazu
a. Möglichkeiten zur Nutzung und Weiterentwicklung attraktiver Infrastruktur in Form von Quelloffenen Designwerkzeugen.
b. Einstiegskurse und Tutorials für junge Fachkräfte und Talente, die neu im Thema Chipdesign sind, sowie Kurse und Tutorials zum Einstieg in quelloffene Entwicklungsumgebungen für Chipdesigner mit Erfahrung in der proprietären Werkzeugkette.
c. Attraktive, im Idealfall zertifizierte Weiterqualifizierungsmöglichkeiten für die Personen, die im Projekt mitarbeiten (Bsp. Vergabe von Microredentials und/oder ECTS- Punkten für die Arbeit am Projekt).
d. Austausch- und Vernetzungsveranstaltungen für erfahrene, junge und neu einsteigende Chipdesigner, EDA-Entwickler, PDK-Entwickler und Testingenieure.
Die Projekte sollen explizit Forschungs- und Entwicklungsarbeit an der Werkzeugkette leisten.
Antragsberechtigt sind Verbünde mit staatlichen und nichtstaatlichen Hochschulen, außeruniversitären Forschungseinrichtungen und Unternehmen der gewerblichen Wirtschaft. Einzelvorhaben sind nicht von einer Förderung ausgeschlossen. Erforderlich ist aber eine sorgfältige Begründung, weswegen die Projektbearbeitung nur durch eine ausführende Stelle mit Blick auf die in Nummer 1 genannten Ziele zielführend ist. Zudem ist eine Betriebsstätte bzw. Niederlassung in Deutschland erforderlich. Das Forschungsvorhaben ist in der Bundesrepublik Deutschland durchzuführen. Eine Beteiligung von KMU ist ausdrücklich erwünscht.
Art, Umfang und Höhe der Zuwendung. Die möglichen Zuwendungen werden im Wege einer Projektförderung als nicht rückzahlbarer Zuschuss gewährt. Bemessungsgrundlage für Zuwendungen an Unternehmen der gewerblichen Wirtschaft und für Vorhaben von Forschungseinrichtungen, die in den Bereich einer wirtschaftlichen Tätigkeit fallen, sind die zuwendungsfähigen projektbezogenen Kosten. Diese können unter Beachtung der beihilferechtlichen Vorgaben anteilig finanziert werden. Eine angemessene Eigenbeteiligung wird vorausgesetzt. Das BMBF setzt bei dieser Richtlinie eine Eigenbeteiligung von mindestens 50 Prozent der entstehenden zuwendungsfähigen Kosten voraus. Für KMU kann die Eigenbeteiligung auf 40 Prozent reduziert werden. Die Eigenbeteiligung kann um weitere 15 Prozent reduziert werden, wenn die Ergebnisse des Vorhabens durch Konferenzen, Veröffentlichungen, Open-Access-Repositorien oder durch gebührenfreie Software beziehungsweise Open-Source-Software weite Verbreitung finden (vgl. Art. 25b, Z iii AGVO). Bemessungsgrundlage für Zuwendungen an Hochschulen, Forschungs- und Wissenschaftseinrichtungen und vergleichbare Institutionen, die nicht in den Bereich der wirtschaftlichen Tätigkeit fallen, sind die zuwendungsfähigen projektbezogenen Ausgaben, die unter Einhaltung der beihilferechtlichen Vorgaben individuell bis zu 100 Prozent gefördert werden können.
Nicht wirtschaftliche Forschungsvorhaben an Hochschulen und Universitätskliniken können zusätzlich zu den durch das BMBF finanzierten zuwendungsfähigen Ausgaben eine Projektpauschale in Höhe von 20 Prozent erhalten.
Ausgaben/Kosten sind förderfähig, die dazu bestimmt sind, im Förderzeitraum dem geplanten Forschungsprozess zu dienen. Die zuwendungsfähigen Ausgaben/Kosten richten sich nach den "Richtlinien für Zuwendungsanträge auf Ausgabenbasis (AZA/AZAP/AZV) und oder den "Richtlinien für Zuwendungsanträge auf Kostenbasis von Unternehmen der gewerblichen Wirtschaft (AZK)" des BMBF.
Verfahren. Mit der Abwicklung der Fördermaßnahme hat das BMBF die VDI/VDE Innovation + Technik GmbH beauftragt. Das Antragsverfahren ist zweistufig angelegt. In der ersten Verfahrensstufe ist eine Projektskizze in deutscher Sprache, ausschließlich elektronisch beim Projektträger einzureichen. Eine Entscheidung zur Weiterverfolgung der eingereichten Projekte wird nach den in der Richtlinie (Nr. 7.2.1) genannten Kriterien getroffen. Ausgewählte Vorhaben werden in einer zweiten Verfahrensstufe aufgefordert, Antragsunterlagen einzureichen. In der ersten Verfahrensstufe sind zunächst dem Projektträger bis spätestens 31. März 2025 Projektskizzen vorzulegen. Projektskizzen, die nach diesem Termin eingehen, werden nicht berücksichtigt.
Quelle: Bundesministerium für Bildung und Forschung, Richtlinie zur Förderung von Forschungsvorhaben auf dem Gebiet "DE:Sign Challenge: Zielgerichtet Lücken schließen bei Dsigninstrumenten für souveräne Chipentwicklung mit Open-Source" vom 2. Januar 2025.
Comments